Laporan Akhir 1 M4

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Link Download

1. Jurnal [kembali]

2. Alat dan Bahan [kembali]

• Panel DL 2203C
• Panel DL 2203D
• Panel DL 2203S
• Jumper

• Modul D'Lorenzo

3. Rangkaian [kembali]

4. Prinsip Kerja [kembali]

Pada kondisi pertama, flip flop dirangkai menjadi SISO (Serial In Serial Out). SISO membutuhkan total 8 kali clock dalam prosesnya, yaitu 4 kali clock untuk input dan 4 kali clock untuk output.

Pada kondisi kedua, flip flop dirangkai menjadi SIPO (Serial In Paralel Out). SIPO membutuhkan total 5 kali clock dalam prosesnya, yaitu 4 kali clock untuk input dan 1 kali clock untuk output karena outputnya dikeluarkan secara serentak.

Pada kondisi ketiga, flip flop dirangkai menjadi PISO (Paralel In Serial Out). PISO membutuhkan total 5 kali clock dalam prosesnya, yaitu 1 kali clock untuk input secara serentak dan 4 kali clock untuk output.

Pada kondisi keempat, flip flop dirangkai menjadi PIPO (Paralel In Paralel Out). PIPO membutuhkan total 2 kali clock dalam prosesnya, yaitu 1 kali clock untuk input dan 1 kali clock untuk output. Kedua proses input dan output dilakukan secara serentak.

5. Video Percobaan [kembali]

6. Analisis [kembali]

    

    1. Analisa output yang dihasilkan tiap-tiap kondisi

        Jawab:

        > Kondisi 1

Pada kondisi ini didapatkan output dengan kondisi SISO (Serial In Serial Out). Pada kondisi ini, set dan reset pada flip flop tidak aktif dan gerbang AND mengeluarkan output clock yang dihubungkan ke masing-masing input clock, sehingga saat memasukkan data (pada input J) ketika clock rise time maka data akan masuk secara satu per satu (serial) dan bergeser, lalu mengubah input ke 0 pada J untuk mengeluarkan data pada output secara serial.

       > Kondisi 2

Pada kondisi ini didapatkan output dengan kondisi SIPO (Serial In Serial Out). Pada kondisi ini, reset dan set tidak aktif dan gerbang AND hanya mengeluarkan output hingga data selesai dimasukkan, lalu gerbang AND tidak aktif setelahnya, menyebabkan input clock hanya berinput clock sampai data selesai dimasukkan, sehingga rangkaian akan menjadi SIPO, dimana data masuk secara serial dan keluar secara serentak (paralel).

      > Kondisi 3

Pada kondisi ini didapatkan output dengan kondisi PISO (Paralel In Serial Out). Pada kondisi ini, switch B1 berlogika 1 sehingga input J berlogika 1 sejak awal dan gerbang AND aktif dengan outputnya clock. Data dimasukkan melalui input set, dikarenakan input set setiap JK flip flop terpisah dan langsung terhubung ke switch maka data akan masuk secara paralel, dan dikarenakan adanya clock pada input clock maka setiap clock rise time, maka data akan keluar secara satu per satu.

      > Kondisi 4

Pada kondisi ini didapatkan output dengan kondisi PIPO (Paralel In Paralel Out). Pada kondisi ini reset, J, dan gerbang AND tidak aktif sehingga input clock 0 dan data dimasukkan melalui input set masing-masing flip flop. Sehingga data masuk secara bersamaan dan keluar secara bersamaan karena tidak ada clock.

    2. Jika gerbang And pada rangkaian di hapus, sumber clock dihubungkan langsung ke Flip  
        flop, bandingkan output yang didapatkan

        Jawab:

        Jika gerbang AND pada rangkaian dihapuskan maka output yang didapatkan pada tiap kondisi 

        menjadi SISO (Serial In Serial Out) dikarenakan clock yang konstan berinput clock.

7. Link Download [kembali]

    Link Download Rangkaian [disini]

    Link Download Video [disini]

    Link Download HTML [disini]

    Link Download Datasheet [disini]